-
OrCAD Sigrity ERC
在電路板設計工具都有 Design Rule Check (DRC) 的幾何檢查功能，而Sigrity ERC (電氣規則檢查) 則擁有電氣規則檢查的功能，使PCB設計人員在沒有仿真模型或足夠的信號完整性專業能力的情況下，簡單而快捷地分析信號質量的問題和原因。
現今高速訊號設計越漸普及和額定工作電壓的降低，訊號完整性分析越顯重要，而SI分析需要較詳細的設定以及人員的經驗才可有效執行，Sigrity ERC / SRC是以電性規則進行 ERC 檢查和以批次模式進行 SRC 檢查，使PCB 設計人員在Allegro繪製電路板時，透過ERC檢查流程找出問題點或透過SRC得知嚴重程度，先行排除潛在問題，而不需要等完整的SI分析完成才進行修改，以減少SI人員為了確保最後的 SI 品質而配合多次的訊號分析，進而讓整體設計時程能夠縮短。
-
Clarity 3D Solver
Cadence Clarity 3D Solver 是一款 3D 電磁 (EM) 模擬軟體工具，用於設計 PCB、IC 封裝和 IC 系統 (SoIC) 設計的關鍵互連。 Clarity 3D Solver 可協助設計人員在設計 5G、汽車、高效能運算 (HPC) 和機器學習應用系統時以黃金標準精度應對最複雜的電磁 (EM) 挑戰。
Clarity 3D Solver採用了全新設計，透過平行化解決 3D 結構所需的矩陣計算，從而充分利用您的多核計算資源。這些任務可以在一台電腦的內核或多台電腦上平行處理，將解決複雜結構的時間縮短了 10 倍甚至更多。
Clarity 3D Solver創建高精度S 參數模型，用於高速訊號完整性(SI)、電源完整性(PI)、高頻射頻/微波應用和電磁相容(EMC) 分析，從而實現與實驗室測量相符的模擬結果，即使在 112Gbps+ 資料傳輸速度下也是如此。 Clarity 3D Solver 透過有效地將可用運算資源與設計尺寸相符來求解真正的 3D 結構。
-
Allegro X Advanced Package Designer
市場對於更高功能性的需求推動了先進封裝的發展，以容納複雜的設計。要有效地設計這些複雜的封裝，需要一種能夠處理電氣和物理約束的高級實施工具。Cadence IC 封裝設計技術在全球範圍內被認可為高效、靈活且可靠的密集型先進封裝設計實施方案。集成的信號和電源完整性分析確保了在設計周期內，電氣和物理挑戰能夠共同解決。使用 Cadence IC 封裝設計技術，設計師能夠在有限的時間內實現一次到位。
IC 封裝現在已成為矽-封裝-電路板設計流程中的關鍵環節。Cadence Allegro 平台提供了完整且可擴展的技術，適用於 PCB 和複雜封裝的設計與實施。Cadence IC 封裝設計技術允許設計師在滿足短期項目時間表的同時，優化複雜的單晶片和多晶片引線鍵合及翻轉晶片設計，以達到成本和性能的平衡。
這種以約束為驅動的行業標準技術支持系統規劃、先進的 OSAT 和基於晶圓廠的封裝設計，從單晶片到複雜系統。Cadence IC 封裝設計技術提供高效的引線鍵合設計技術、考慮約束的基板互連設計，以及詳細的互連提取、建模和信號完整性/電源傳遞分析。
公司電話：+886-3-271-1599