Off-page connector 如何添加位置及頁碼
適用版本:17.2以上
線路設計時,因圖紙頁面的限制,而需要利用跨頁連接的方式來繪製線路圖,這時我們會需要知道連結的位置及頁面。
Step1:…
如何檢查線路圖與Board之間,Netlist的一致性
適用版本:17.2以上
當我們要檢查線路與Layout間的Netlist是否一致,我們可以透過Design…
幾種Pin和Footprint在Netin時會發生的情況
適用版本:17.2以上
當我們在線路圖放了一些不需要進Layout但BOM表需要顯示數量的零件,要用什麼方法,來達到這個目的?…
設定DFA_BOUND重疊時報DRC
適用版本:17.2以上
當我們有DFA_Bound相互重疊時,不會產生DRC,會自動切換為Place_Bound來檢查。
Step1:…
如何與Allegro使用Cross Probing功能交互定位零件
適用版本:17.2以上
當我們需要交互參考線路圖上的零件與Layout…
如何快速將 Library 升級為 17.4版規格
適用版本:17.4
常常我們不知道目前在使用的dra檔,是什麼版本的,我們可以透過以下工具快速將我們的Library…
如何設定格點的初始值
適用版本:17.2以上
每次開起線路圖的時候,若是格點大小不同,可能會有Title…
如何設定並檢查零件的高度限制
適用版本:17.2以上
在板上,可能有部分的零件下方,會放置其他零件,這時,我們就需要檢查零件的高度是否可以放入,所以我們可以透過限高檢查來確認。
Step1:…
如何設定DRC才能檢查出空接的PIN
適用版本:17.2以上
在繪製線路圖將零件放入線路圖後,連接線路時,可能會有一些零件忘記接上線路,檢測DRC改如何設定才能檢查出這些空接Pin。
Step1:在DRC…
如何將內層動態刪除無功能的via / pads 來增加鋪銅面積
適用版本:16.6以上
如果我們要增加鋪銅的面積,我們可以透過將板子上一些沒有功能的Via…