關閉
立即諮詢
路徑： 首頁 / 技術資訊

技術資訊

如何在 OrCAD X 中創建各類的 PCB 設計約束

關鍵摘要 OrCAD X 將設計約束分為 電氣 (Electrical)、物理…

DDR5 UDIMM 至 Clock Buffered DIMMs (CUDIMM) 的演進

DDR5是新一代的 PC DDR 記憶體，廣泛應用於數據中心、筆記型電腦、個人電腦、自駕系統、伺服器、雲端運算和遊戲等領域，隨著記憶體帶寬和密度的進步，現在越來越多地被用於人工智慧應用。DDR5…

Allegro 如何設定零件距離(DFA)檢查 (1) - 如何對 Library 自動生成 DFA_Bound

在Constraint Manager中有內建了零件距離的檢查功能，這個功能的特色在於當您在放置(移動)零件時，如果與其他零件距離過近時，它會主動阻擋您並且會出現”泡泡”與DRC標示，讓您知道目前的距離過已經近了!!如下圖所示 當您移開到符合距離規格時，”泡泡”與DRC標示便會自動消失!!這樣做可以確保在置件階段便可以一次做對!!省掉重複檢查修正的後續過程!!並且可以取代以前”用眼睛檢查”造成的不確定性! 由於這個檢查是以…

Allegro 如何重用之前的視窗環境設定

相信每個Allegro Layout的user都會自有一套屬於個人習慣的視窗環境設定。但是可能有機會遇到需要臨時更換電腦工作或是視窗環境遭人更動了…等情境，所以最好早做準備，將您所習慣的視窗環境設定留存下來，以便後續隨時復原或是快速設定新環境!! 接下來說明操作過程: Step…

Allegro Rout Keepout允許特定Nets在區域中走線且不出現DRC的設定過程

我們經常會在Board中設置Rout Keepout 區，這樣可以確保不會有任何導體經過這個區域，但是有時我們會有要走線進入該區域與Pin或…

Allegro 如何將零歐姆電阻放到內層

我們經常會在Board的外層放置SMD零歐姆電阻，但是如果為了增加走線空間而要把零歐姆電阻改放到內層，這時候要怎麼做呢?…

信號反射和阻抗失配的聯繫

 本文要點• 電路中或傳輸線上的阻抗失配會產生反射，回到信號源。 •…

如何用極座標方式在大孔周圍平均設定8個小孔

版本:v16.6 以上 這份技術文件主要分享下列兩個重點: 1.…

OrCAD Capture - 視窗無法正常運作的解決方案

版本:V23.1以上 由於在現階段的23.1和24.1版本，都會發生部分視窗無法正常運作的問題，因此提供這個方法來協助使用者排除問題。 目前已知Bug1 目前已知Bug2 解決方案步驟： 1.關閉OrCAD…

Topology Workbench-如何判斷ibis Model是否有包含package length

Version: Sigrity2023.1 判斷方法: 其關鍵字為pin RLC，如下圖紅框處，有勾選package…

茂積股份有限公司 PCB事業部

  • 公司電話：+886-3-271-1599
  • 公司傳真：+886-3-220-1459
  • 公司地址：330桃園市桃園區中平路98號3樓之2
  • 電子郵件：sales@pcb.maojet.com.tw

優質服務

♦EDA tool solutions from system level, RTL, to GDSII, to manufacture, and to PCB
♦Software, middleware and silicon IP solutions, from multimedia and communication application to fundamental building libraries, memories and macros.
♦Integrated EDA and IP as the value up solutions through professional consulting and services.

相關連結

OrCAD 產品Cadence原廠連結

Cadence Allegro PCB Designer

PCB Layout 操作教學

電路設計操作教學

教育訓練報名

網站地圖

關於茂積

產品資訊

最新消息

技術資訊

教育訓練

聯絡我們