如何檢查線路圖與Board之間，Netlist的一致性
適用版本：17.2以上 當我們要檢查線路與Layout間的Netlist是否一致，我們可以透過Design C […]
關於 poweruser
這位作者還沒有寫個人簡歷。我們為 poweruser 對 108 篇日誌做的貢獻感到驕傲。
日誌 poweruser
幾種Pin和Footprint在Netin時會發生的情況
2022-11-28 在： OrCAD, Netlist, 技術資訊 /通過： poweruser適用版本：17.2以上 當我們在線路圖放了一些不需要進Layout但BOM表需要顯示數量的零件，要用什麼方法， […]
設定DFA_BOUND重疊時報DRC
2022-11-28 在： Allegro, 技術資訊, DFM/DFA/DRC /通過： poweruser適用版本：17.2以上 當我們有DFA_Bound相互重疊時，不會產生DRC，會自動切換為Place_Boun […]
如何與Allegro使用Cross Probing功能交互定位零件
2022-11-21 在： OrCAD, Design /通過： poweruser適用版本：17.2以上 當我們需要交互參考線路圖上的零件與Layout Footprint的資訊或位置時，可以 […]
如何快速將 Library 升級為 17.4版規格
2022-11-21 在： Allegro, 技術資訊, Version Migration /通過： poweruser適用版本：17.4 常常我們不知道目前在使用的dra檔，是什麼版本的，我們可以透過以下工具快速將我們的Libr […]
如何設定格點的初始值
2022-11-14 在： OrCAD, Design, 技術資訊 /通過： poweruser適用版本：17.2以上 每次開起線路圖的時候，若是格點大小不同，可能會有Title Block移動的狀況，透過 […]
如何設定並檢查零件的高度限制
2022-11-14 在： Library, Allegro, 技術資訊 /通過： poweruser適用版本：17.2以上 在板上，可能有部分的零件下方，會放置其他零件，這時，我們就需要檢查零件的高度是否可以放 […]
如何設定DRC才能檢查出空接的PIN
2022-11-07 在： OrCAD, Design, 技術資訊 /通過： poweruser適用版本：17.2以上 在繪製線路圖將零件放入線路圖後，連接線路時，可能會有一些零件忘記接上線路，檢測DRC改 […]
如何將內層動態刪除無功能的via / pads 來增加鋪銅面積
2022-11-07 在： Routing, Allegro, 技術資訊 /通過： poweruser適用版本：16.6以上 如果我們要增加鋪銅的面積，我們可以透過將板子上一些沒有功能的Via pads刪除，來達 […]
如何放置Symbol至每個Room框中
2022-09-21 在： Placement, Allegro, 技術資訊 /通過： poweruser一、適用版本：16.6以上 透過在電路圖零件上設定Room屬性，可依照Room屬性定義，將零件分別放入Alle […]
茂積股份有限公司 PCB事業部
- 公司電話：+886-3-271-1599
- 公司傳真：+886-3-220-1459
- 公司地址：330桃園市桃園區中平路98號3樓之2
- 電子郵件：sales@pcb.maojet.com.tw
優質服務
♦EDA tool solutions from system level, RTL, to GDSII, to manufacture, and to PCB
♦Software, middleware and silicon IP solutions, from multimedia and communication application to fundamental building libraries, memories and macros.
♦Integrated EDA and IP as the value up solutions through professional consulting and services.